SiLabs का लक्ष्य 56Gbit / s कम-घबराने वाली घड़ी के चिप्स के साथ है
- पर रिलीज:2018-06-26
Si5391 एक 'फ्रीक्वेंसी' क्लॉक जनरेटर है जिसमें 12 आउटपुट और सब -100 एफएमएस RMS चरण की घबराहट है।
एक सटीक कैलिब्रेटेड संस्करण (-पी-ग्रेड ’) आमतौर पर 69 एफएमएस चरण के घबराने वाले हिस्से को प्राप्त करता है और 56Gbit / s serdes डिजाइन में आवश्यक प्राथमिक आवृत्तियों का निर्माण कर सकता है। फर्म इसे मार्जिन के साथ-सच सब -100 एफएस क्लॉक-ट्री-ऑन-ए-चिप ’बैठक 56 जी पीएएम -4 संदर्भ घड़ी की आवश्यकताओं के रूप में वर्णित करती है।
Si5395 / 4/2 इंटरनेट इंफ्रास्ट्रक्चर के लिए घबराने वाले एटेन्यूएटर हैं जो 90fs आरएमएस चरण घबराना वितरित करते हुए किसी भी इनपुट आवृत्ति से आउटपुट आवृत्तियों का कोई संयोजन उत्पन्न कर सकते हैं। एक बार फिर, पी-ग्रेड डिवाइस 69 एफएस ठेठ चरण घबराना पेश करते हैं।
Si56x 56 Ultra Series 'VCXO और XO परिवार 3GHz तक किसी भी आवृत्ति के लिए अनुकूलन योग्य है, फर्म के अनुसार आधे सिलिकॉन के साथ पिछले सिलिकॉन लैब्स VCXO उत्पादों की ऑपरेटिंग आवृत्ति रेंज का दो बार समर्थन करता है।
वे 5 x 7 मिमी और 3.2 x 5 मिमी संस्करणों में एकल, दोहरे, क्वाड और I2C-प्रोग्राम योग्य विकल्पों में आते हैं। मानक पैकेजिंग का उपयोग करने का मतलब है कि वे पहले के XO, VCXO और VCSO के कब्जे वाले कुछ सॉकेट को छोड़ देंगे। ठेठ चरण घबराना 90fs जितना कम है।
Si54x अल्ट्रा सीरीज़ XO परिवार अनुप्रयोगों के लिए है, जिन्हें टीटर स्टेबिलिटी की आवश्यकता होती है और यह ऑप्टिकल ट्रांसपोर्ट नेटवर्किंग (OTN), ब्रॉडबैंड उपकरण, डेटा सेंटर और औद्योगिक सिस्टम जैसे दीर्घकालिक विश्वसनीयता की गारंटी देता है।
वे बैंडविड्थ-स्थिर रखते हुए प्रति चैनल बिट दर को बढ़ाने के लिए 56Gbit / s PAM-4 (चार-स्तरीय पल्स-आयाम मॉड्यूलेशन) के लिए उद्देश्य से बनाए गए हैं। ठेठ चरण घबराना 80 एफएस जितना कम है।